特許協力条約に基づいて公開された国際出願

rch Report Spr-Jose

(51) 国際特許分類6 H01L 21/60, 23/12

(11) 国際公開番号 A1

WO99/23696

(43) 国際公開日

1999年5月14日(14.05.99)

(21) 国際出願番号

PCT/JP97/03969

(22) 国際出願日

PCT

1997年10月30日(30.10.97)

(71) 出願人 (米国を除くすべての指定国について) 株式会社 日立製作所(HITACHI, LTD.)[JP/JP] 〒101 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人 (米国についてのみ)

宫本俊夫(MIYAMOTO, Toshio)[JP/JP]

〒187 東京都小平市上水本町五丁目19番1号 誠心寮416号室 Tokyo, (JP)

安生一郎(ANJO, Ichiro)[JP/JP]

〒184 東京都小金井市貫井南町4-5-5 Tokyo, (JP)

有田順一(ARITA, Junichi)[JP/JP]

〒208 東京都武蔵村山市中原2丁目20番6号 Tokyo, (JP)

江口州志(EGUCHI, Shuji)[JP/JP]

〒319-11 茨城県那珂郡東海村白方1711-30 Ibaraki, (JP)

北野 誠(KITANO, Makoto)[JP/JP]

〒300 茨城県土浦市白鳥町1057-8 Ibaraki, (JP)

久保征治(KUBO, Masaharu)[JP/JP]

〒192 東京都八王子市暁町2-29-8 Tokyo, (JP)

宗像健志(MUNAKATA, Takeshi)[JP/JP]

〒178 東京都練馬区南大泉4丁目44番2号 Tokyo, (JP)

福田琢也(FUKUDA, Takuya)[JP/JP]

〒187 東京都小平市回田町219番地 コンフォート神山116号

Tokyo, (JP) (74) 代理人

弁理士 简井大和(TSUTSUI, Yamato)

〒160 東京都新宿区西新宿7丁目22番45号 N.S. Excel 301

简井国際特許事務所 Tokyo, (JP)

AL, AU, BA, BB, BG, BR, CA, CN, CU, CZ, EE, (81) 指定国 GE, HU, ID, IL, IS, JP, KR, LC, LK, LR, LT, LV, MG, MK, MN, MX, NO, NZ, PL, RO, SG, SI, SK, SL, TR, TT, UA, US, UZ, VN, YU, ARIPO特許 (GH, KE, LS, MW, SD, SZ, UG, ZW), ユーラシ ア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), 欧州特許 (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT. SE), OAPI特許 (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).

添付公開書類


国際調査報告書

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME (54)Title:

(54)発明の名称 半連体装置およびその製造方法

(57) Abstract

In a chip-size package, a low-elasticity elastomer (2) which relieves and absorbs the stresses concentrated upon bump electrodes (5) is formed on the main surface of a semiconductor chip (1), and the wiring (4) connected to bonding pads (7) is led out to the upper surface of the elastomer (2) by way of through holes formed through the elastomer (2) and connected to the bump electrodes (5). The stresses concentrated upon the bump electrodes (5) are absorbed and relieved by not only the clastomer (2), but also the expansion and contraction of the wiring (4) led out to the upper surface of the elastomer (2) by laying the wiring (4) in a curved pattern.



本発明のチップサイズパッケージは、バンプ電極に集中する応力を緩和、吸収する低弾性エラストマー2を半導体チップ1の主面上に形成し、ボンディングパッド7に接続された配線4をこのエラストマー2に開孔したスルーホールを通じてその上面に引き出してその一端部にバンプ電極5を接続する。また、エラストマー2の上面に引き出したパターンで形成し、バンプ電極5に集中する応力を上記エラストマー2のみならず配線4の伸縮によって吸収、緩和する。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

LI リヒテンシュタイン LK スリ・ランカ LR リベリア LS リベリトアニア LT リトアニア LU ルクセンブルグ LV ラトヴィア MC モルドヴィ MD モルドヴィカル MG マダガスカル MK マケガドニア旧ユーゴスラヴィア 共和国 SSSSTTTTTTTUUUUVYZZ ATUZ ABBEFG GGGGGGGGGHH-III トーゴー タンキスタン トルクメニスタン トルコダッド・トバゴ ウクライナ ウガランダ BBBCCCCCCCCCCCCDDE MMRWXELOZLTOUD RRD RRD カメルーン 中国 中キュアン キプレン イフ・ファン KG KP KR KZ LC ルーマニア ロシア スーダン スウェーデン

ISDOCID: <WO___9923696A1_1_>

のはない

ę,

130

64

明細書

半導体装置およびその製造方法

5 技術分野

7

上の名の名を

188

1

1

本発明は、半導体装置およびその製造方法に関し、特に、バンプ電極を介して 半導体チップを基板に実装するチップサイズパッケージ(Chip Size Package; C SP)型の半導体装置に適用して有効な技術に関する。

10 背景技術

15

電極(パッド)上に取り付けたボール状のバンプ電極を使って半導体チップを 基板にフリップチップ実装するBGA(Ball Grid Array)型のLSIパッケージは、 多ピン化が容易で、しかも実装面積を小さくできることから、I/O(Input/Outp ut)ピンの数が多いロジックLSIを実装するパッケージとしてのみならず、メモ リLSIを実装するパッケージとしても多用されつつある。

例えば米国特許第5,216,278号公報に記載されたBGAは、裏面にPb-Sn合金の半田からなるバンプ電極を取り付けたプラスチック製のパッケージ基板上にワイヤボンディング方式でチップを搭載し、このチップをモールド樹脂で封止したパッケージ構造を備えている。

このように、BGAは、単結晶シリコンからなる半導体チップ、プラスチック (あるいはセラミック) からなるパッケージ基板、Pb-Sn合金半田からなる バンプ電極など、熱膨張係数の異なる異種部材を接合した構造になっている。そのため、BGAをプリント配線基板に実装した後に半導体チップが発熱/放冷といった温度サイクルを繰り返すと、各部材の熱膨張係数差に起因してバンプ電極 に応力が集中し、バンプ寿命が短くなって電気的な接続信頼性が低下したり、場合によってはバンプ電極の破壊を引き起こしたりする。

上述した問題は、バンプ電極の径が比較的大きい場合には、バンプ電極自体にある程度の応力吸収能力が備わっているのでさほど顕在化はしない。しかし、I /Oピンの数が多いBGAや、パッケージをチップとほぼ同じサイズまで縮小し たチップサイズパッケージ(CSP)のように、バンプ電極の径が小さい場合には、バンプ電極の応力吸収能力が低下するために深刻な問題となってくる。従って、BGA、特にCSPの設計に際しては、例えば各部材を熱膨張係数が近い材料で構成したり、バンプ電極に加わる応力を緩和、吸収する部材をチップと基板との隙間に介在させたりするといった工夫が必要となる。

特開平8-102466号公報は、半導体ウエハの各チップ領域に格子状にバンプ電極を形成し、その後、ウエハを多数のチップに分割する方法を開示している。この方法は、まずウエハの各チップ領域の周縁部に形成したパッドに接続された配線をチップ領域の内側に引き回し、次いでウエハ全面をポリイミドなどからなるカバーコートで覆った後、このカバーコートを格子状のパターンに開孔して上記配線を露出させ、その上にバンプ電極を形成する。その後、スクライブラインに沿ってウエハをダイシングし、多数のチップに分割する。このような製造方法によれば、チップの内側にバンプ電極を格子状に配置する作業をウエハプロセスで行うため、バンプ電極を形成したチップを大量に生産することが可能となる。

特開平1-283843号公報は、バンプ電極に加わる応力を緩和する熱可塑性樹脂(例えばポリメチルメタクリレート)をウエハの表面(バンプ電極が形成された領域を除く)にコートし、その後、ウエハをダイシングして多数のチップに分割する方法を開示している。この方法によれば、バンプ電極を介してチップを基板に実装してから両者の隙間に樹脂を充填する方法に比べて、実装後のチップのリペアが容易になり、かつチップと基板との隙間に気泡が残らないといった利点も得られる。

特開平4-280458号公報は、表面に突起を設けたゴム状弾性体(例えば弾性率が100MPa以下のシリコーンゴム)でチップを封止することによって、チップと基板との熱膨張係数差に起因する応力をゴム状弾性体で吸収、緩和するLSIパッケージを開示している。ゴム状弾性体の表面には、一端がチップのパッドに接続され、他端が上記突起の表面に延在する配線が形成されている。このパッケージを基板に実装するときは、上記突起の表面の配線を基板の電極上に半田付けする。

5

10

15

20

25

 ${}^{\sim}$

3

特開平8-111473号公報は、チップとバンプ電極との間に、チップと基板との熱膨張係数差に起因する応力を緩和するための低弾性率エラストマー(例えばガラス転移温度が-50℃以下のシロキサンポリマー)を介在させたBGA型パッケージを開示している。このエラストマーは、接着剤によってチップの表面に接着され、チップのパッドとバンプ電極は、エラストマー内に埋め込まれた導線を介して電気的に接続される。

1

.

5

10

20

25

LI LARGRESSE OWN DOODSINE

Ŷ

1

日経BP社発行(1996年10月)の「日経マイクロデバイス」(p92~p98)は、ウエハの表面に弾性樹脂層とポリイミド基板層とを積層し、ポリイミド基板層に設けたCu配線上にバンプ電極を接続した後、ウエハをダイシングして多数のチップサイズパッケージ(CSP)を製造する方法(ウエハレベルパッケージング)を開示している。ウエハのパッドとポリイミド基板層の配線は、チップ表面の弾性樹脂層に埋め込まれたリードあるいはボンディングワイヤを介して電気的に接続される。

特開平2-77138号公報は、水平および垂直のあらゆる方向に対してバネ 15 性ないしは自由変形性を備えた薄い螺旋状の配線(マイクロリードと称する)を 介してチップのバンプ電極と基板の電極とを接続することによって、バンプ電極 に加わる応力を緩和する技術を開示している。上記マイクロリードは、基板上に 複数の異種金属膜をスパッタリング法で積層し、これらの金属膜をエッチングし て螺旋状にパターニングした後、最下層の金属膜をリフトオフして形成する。

米国特許第5,476,211号公報は、チップの同一パッド上にワイヤの両端をボンディングしてループ状の突起を形成し、この突起を介して半導体チップを基板に実装する技術を開示している。また、この公報の他の態様では、ワイヤは、その一端がチップのパッド上にボンディングされた後、全体がS字状または直線状にフォーミングされ、その他端側が基板に接続されるようになっている。

特開昭63-177434号公報は、チップのパッド上に形成されたバンプ電極と基板との間に、絶縁シート上に一括形成され、その高さが最小横寸法以下である螺旋状の導電性バネを挿入した実装構造を開示している。この導電性バネは、ポリイミドなどからなる絶縁シートに接着した薄板上のCu合金などをエッチングして形成し、その一端が絶縁シート上に固定される。この実装構造によれば、

複数個のチップを同一基板に実装したときに、基板に反りがあるような場合でも 各チップの背面の高さを揃えることができるので、チップの背面に冷却板を配置 したときに、全てのチップを冷却板に密着させることができる。

特開平9-129772号公報は、チップの裏面および側面をパッケージの一 5 部として使用し、かつチップの素子形成面を覆うパッシベーション膜をパッケー ジの一部として使用することで、ウエハをチップに分割した後にパッケージをア センブリする工程を低減したチップスケールパッケージを開示している。このパ ッケージを製造するには、例えばウエハの各チップ領域を二層のパッシベーショ ン膜で覆い、その上部にバンプ電極を接続するための電極を格子状に配置する。

10 各電極は、上層のパッシベーション膜を開孔して形成したスルーホールと下層のパッシベーション膜上に形成した配線とを介して対応するパッドと電気的に接続される。ウエハは、この状態で機能テストやバーンインなどのテスティングに付された後、ダイシングにより多数のチップに分割される。その後、各チップの電極にバンプ電極が接続される。

特開平8-250498号公報は、パッドの位置やその間隔に制限されることなくバンプ電極を形成するために、パッドから引き出した配線の所定位置上にバンプ電極を形成する技術を開示している。パッドから引き出された配線の表面は、感光性ポリイミドなどの層間絶縁層で覆われ、この層間絶縁層に形成した開孔部から露出する上記配線の上部に導体層を介してバンプ電極が形成される。この構造によれば、バンプ電極を任意の高さに形成できるので、チップと基板の熱膨張係数差に起因するバンプ電極の熱疲労を抑制してバンプ寿命を長期化することができる。

本発明者は、上記したようなバンプ電極を使って半導体チップを基板にフリップチップ実装する従来の半導体装置およびその製造方法を種々検討した結果、チップー基板間の熱膨張係数差に起因してバンプ電極に集中する応力を有効に緩和、吸収できる構造を備えた新規なCSP構造およびそれを安価に製造する方法を見出した。

本発明の目的は、半導体チップと基板との熱膨張係数差に起因して両者の接合部であるバンプ電極に集中するストレスを有効に緩和、吸収できる構造を備えた

25

ú

東京な

ø

Ĭ

ćŝ

CSP型の半導体装置およびそれを安価に製造する技術を提供することにある。 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添 付図面から明らかになるであろう。

5 発明の開示

14

1

10

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

本発明の半導体装置は、バンプ電極に集中する応力を緩和、吸収する低弾性エラストマーをチップの主面上に形成し、パッドに接続された配線をこのエラストマーに開孔したスルーホールを通じてその上面に引き出してその一端部にバンプ電極を接続したものである。また、本発明の他の半導体装置は、エラストマーの上面に引き出した上記配線を湾曲したパターンで形成し、バンプ電極に集中する応力をエラストマーの弾性変形および配線の伸縮によっても吸収、緩和するようにしたものである。

15 本発明の半導体装置の製造方法は、上記配線にバンプ電極を接続するまでの工程をウエハプロセスで行い、さらにこの状態でバーンインなどのテスティングを行った後、ウエハをダイシングしてチップに分割することにより、パッケージの組立て工程を不要とするものである

その他、本願に記載された発明の概要を項分けして説明すれば以下の通りであ 20 る。

- 1. 本発明の半導体装置は、半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続されている。
- 2. 本発明の半導体装置は、前記半導体ウエハのチップ領域を分割して得られた 半導体チップからなるチップサイズパッケージ型の半導体装置である。
- 3. 本発明の半導体装置は、前記半導体チップの側面に保護層が形成されている。
- 4. 本発明の半導体装置は、前記配線が前記エラストマー層の上部に接合された

が記る

1.4

3

12

絶縁テーフの一面に形成され、前記配線と前記ボンディングパッドは、前記ボンディングハッド上に接合されたAuバンプを介して電気的に接続されている。

- 5. 本発明の半導体装置は、前記ボンディングパッド上に複数段のAuバンプが接合されている。
- 5 6. 本発明の半導体装置は、前記Auバンプが前記エラストマー層のスルーホールに充填された樹脂によって封止されている。
 - 7. 本発明の半導体装置は、前記エラストマー層が前記半導体ウエハの主面上に 塗布された感光性レジスト、または前記半導体ウエハの主面上に接着された感光 性フィルムからなる。
- 10 8. 本発明の半導体装置は、前記エラストマー層の弾性率が 1 ~ 5 0 0 0 M P a である。
 - 9. 本発明の半導体装置は、前記エラストマー層の弾性率が1~1000MPaである。
- 10. 本発明の半導体装置は、前記エラストマー層の弾性率が 1 ~ 500 MP a 15 程度である。
 - 11. 本発明の半導体装置は、前記エラストマー層の膜厚が 0.005~0.15mm である。
 - 12. 本発明の半導体装置は、前記エラストマー層の膜厚が $0.01\sim0.1$ mm である。
- 20 13. 本発明の半導体装置は、前記エラストマー層の膜厚が 0.02~0.1 mm である。
 - 14. 本発明の半導体装置は、前記バンプ電極の間隔が前記ボンディングパッドの間隔よりも広い。
- 15. 本発明の半導体装置は、前記エラストマー層の表面に凹凸が設けられてい 25 る。
 - 16. 本発明の半導体装置は、前記バンプ電極の近傍の前記エラストマー層にスリットが設けられている。
 - 17. 本発明の半導体装置は、前記エラストマー層の上部に配置された配線の少なくともその一部が湾曲したパターンで構成されている。

18. 本発明の半導体装置は、前記エラストマー層の上部に配置された配線の少なくともその一部が複数本の配線で構成されている。

- 19. 本発明の半導体装置は、前記エラストマー層の上部に配置された配線が、前記配線に接続されるバンプ電極と前記チップ領域の中心とを結ぶ方向に対して直交するように配向され、かつ前記チップ領域の周縁部に配置された配線は、前記チップ領域の中央部に配置された配線よりも長い。
- 20. 本発明の半導体装置の製造方法は、以下の工程を含んでいる。

5

Υ.

- (a) 半導体ウエハの主面の複数のチップ領域に形成した複数の半導体素子およびボンディングパッドの上部にエラストマー層を形成する工程、
- 10 (b) 前記エラストマー層を開孔して前記ボンディングパッドまたは前記ボンディングパッドと電気的に接続された電極配線の上部にスルーホールを形成する工程、
 - (c) 一端部が前記スルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置される配線を形成する工程、
- 15 (d) 前記エラストマー層の上部に配置された配線の他端部にバンプ電極を接続 する工程。
 - 21. 本発明の半導体装置の製造方法は、以下の工程を含んでいる。
 - (a) 半導体ウエハの主面の複数のチップ領域に形成した複数の半導体素子およびボンディングパッドの上部にエラストマー層を形成する工程、
- 20 (b) 前記エラストマー層を開孔して前記ボンディングパッドまたは前記ボンディングパッドと電気的に接続された電極配線の上部にスルーホールを形成する工程、
 - (c) 一面に配線を形成した絶縁テープを前記エラストマー層の上部に接合し、 前記スルーホールを通じて前記配線の一端部と前記ボンディングパッドを電気的 に接続する工程、
 - (d) 前記エラストマー層の上部に配置された前記配線の他端部にバンプ電極を接続する工程。
 - 22. 本発明の半導体装置の製造方法は、前記半導体ウエハのチップ領域をダイシングして半導体チップに分割する工程を含んでいる。

23. 本発明の半導体装置の製造方法は、前記チップ領域をダイシングして半導体チップに分割する工程に先立ってテスティングを行うことにより、前記複数のチップ領域を良品と不良品とに選別する工程を含んでいる。

- 24. 本発明の半導体装置の製造方法は、前記エラストマー層の上部に配置され 5 た配線の少なくとも一部でヒューズを形成し、前記テスティングにより不良とさ れたチップ領域のヒューズを切断する工程を含んでいる。
 - 25. 本発明の半導体装置の製造方法は、前記チップ領域の境界部の半導体ウエハの主面または裏面にスリットを形成し、前記スリットの内部に保護層を形成する工程を含んでいる。
- 10 26. 本発明の半導体装置の製造方法は、以下の工程を含んでいる。
 - (a) スクライブラインによって区画された複数のチップ領域のそれぞれの主面 に複数の半導体素子と複数のボンディングパッドを形成する工程、
 - (b) 前記複数のチップ領域の主面上にエラストマー層を形成する工程、
- (c) 前記複数のチップ領域のそれぞれにおいて、前記複数のボンディングパッ 15 ドに対応する位置の前記エラストマー層にスルーホールを形成する工程、
 - (d) 前記複数のチップ領域のそれぞれにおいて、その一端部が前記エラストマー層上に形成され、かつその他端部が前記スルーホールを介して対応する前記ボンディングパッドに接続される導体層を形成する工程、
- (e) 前記複数のチップ領域のそれぞれにおいて、前記導体層の一端部に接続さ 20 れるバンプ電極を形成する工程、
 - (f) 前記半導体ウエハを前記スクライブラインに沿って切断することにより、 その主面に前記エラストマー層、前記導体層および前記バンプ電極を有する複数 の半導体チップを形成する工程。
- 27. 本発明の半導体装置の製造方法は、前記エラストマー層が感光性フィルム 25 により構成され、前記スルーホールがフォトリソグラフィ技術とエッチング技術 とによって形成される。
 - 28. 本発明の半導体装置の製造方法は、前記導体層を形成する工程 (d) が、前記ボンディングパッド上にAuバンプ電極を形成する工程と、前記Auバンプ電極上に配線層を形成する工程とを含んでいる。

4

3

1

29. 本発明の半導体装置の製造方法は、前記導体層を形成する工程(d)が、 前記スルーホール内を含む前記エラストマー層上の全面に金属層を形成する工程 と、前記金属層をパターニングして配線層を形成する工程とを含んでいる。

5 図面の簡単な説明

1

1

10

15

20

25

図1は、本発明の一実施の形態である半導体装置の斜視図、図2は、この半導 体装置の断面図、図3は、基板に実装されたこの半導体装置の断面図、図4は、 この半導体装置の構成部材である絶縁テープの上面を示す斜視図、図5は同じく 絶縁テープの下面を示す斜視図、図6は、本発明の一実施の形態である半導体装 置の製造方法を示す平面図、図7~図18は、本発明の一実施の形態である半導 体装置の製造方法を示す断面図、図19は、本発明の一実施の形態である半導体 装置の製造工程の全体フロー図、図20~図23は、本発明の他の実施の形態で ある半導体装置の断面図、図24は、本発明の他の実施の形態である半導体装置 の斜視図、図25は、本発明の他の実施の形態である半導体装置の断面図、図2 6は、本発明の他の実施の形態である半導体装置の斜視図、図27は、本発明の 他の実施の形態である半導体装置の断面図、図28は、この半導体装置の構成部 材である配線のパターンを示す平面図、図29は、本発明の他の実施の形態であ る半導体装置の製造方法を示す平面図、図30~図38は、本発明の他の実施の 形態である半導体装置の製造方法を示す断面図、図39、図40は、本発明の他 の実施の形態である半導体装置を示す断面図、図41は、本発明の他の実施の形 態である半導体装置を示す平面図、図42、図43は、本発明の他の実施の形態 である半導体装置を示す断面図、図44~図48は、本発明の他の実施の形態で ある半導体装置の製造方法を示す断面図、図49~図51は、本発明の他の実施 の形態である半導体装置を示す断面図、図52は、本発明の他の実施の形態であ る半導体装置の配線を示す拡大平面図、図53、図54は、本発明の他の実施の 形態である半導体装置のテスティング方法を示す断面図、図55は、本発明の他 の実施の形態である半導体装置を示す平面図、図56は、本発明の他の実施の形 態である半導体装置の配線を示す拡大平面図、図57、図58は、本発明の他の 実施の形態である半導体装置の配線を示す断面図である。

発明を実施するための最良の形態

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

5 実施の形態1

.

図1は、本実施の形態のCSP(チップサイズパッケージ)を示す斜視図、図2は、このCSPの断面図、図3は、プリント配線基板に実装されたこのCSPの断面図である。

本実施の形態のCSPは、主として半導体チップ1、半導体チップ1の主面 (素子形成面)を覆うエラストマー2、エラストマー2の上部に設けられた絶縁 テープ3、絶縁テープ3の一面(下面)に形成された複数の配線4およびこれらの配線4の一端部に接続された半田バンプ5により構成されている。

半導体チップ1は、例えば厚さ0.28~0.55mm 程度の単結晶シリコンからなり、その主面には酸化シリコン膜や窒化シリコン膜などの絶縁膜で構成された表面保護膜(パッシベーション膜)6が形成されている。半導体チップ1の周縁部には、複数のボンディングパッド7が形成されている。これらのボンディングパッド7は、半導体チップ1の四辺に沿って一列に配置されており、各ボンディングパッド7の表面には、ボンディングパッド7と配線4とを電気的に接続するAuバンプ8が接合されている。

20 半導体チップ1の主面を覆うエラストマー2は、例えば半導体チップ1の主面上に塗布した低弾性の感光性レジスト、または半導体チップ1の主面上にラミネートした低弾性の感光性フィルムからなり、その膜厚は0.005~0.15mm程度、好ましくは0.01~0.1mm程度、さらに好ましくは0.02~0.1mm程度である。また、このエラストマー2の縦×横の寸法は、半導体チップ1と同一である。

エラストマー2は、例えばシリコーンゴム系、エポキシ系、ポリイミド系、ウレタン系、フッ素系などからなる高分子エラストマーの単層構造、またはこれらを2~3層程度ラミネートした積層構造で構成されている。エラストマー2は、 半導体チップ1とこれを実装する基板との熱膨張係数差に起因する応力の緩和な

15

ŝ

je

, A

1

35

5

20

エラストマー2の周縁部には、複数のスルーホール10が形成されている。これらのスルーホール10の位置は、半導体チップ1の主面に形成されたボンディングパッド7の位置に対応している。すなわち、スルーホール10は、対応するボンディングパッド7の真上に形成され、このスルーホール10の内部にAuバンプ8が配置されるようになっている。

エラストマー2の上部に配置された絶縁テープ3は、例えばポリイミド、ガラ スエポキシ、ポリエステルなどの樹脂からなり、その厚さは0.05~0.125mm程度、縦×横の寸法は半導体チップ1と同一である。この絶縁テープ3は、接着剤などによってエラストマー2の上面に接合されている。絶縁テープ3の一面に形成された複数の配線4は、絶縁テープ3に貼り付けた電解銅箔(または圧延 銅箔)などをエッチングして形成したもので、その両端部の表面には、例えばA u/Niのメッキが施されている。

図4は、絶縁テープ3の上面を示す斜視図、図5は下面を示す斜視図である。 図4に示すように、絶縁テープ3の周縁部には、複数の開孔9aが形成されている。これらの開孔9aの位置は、半導体チップ1のボンディングパッド7およびエラストマー2のスルーホール10の位置に対応している。また、絶縁テープ3の中央部には上記開孔9aと同数の開孔9bが形成されている。これらの開孔9bは、絶縁テープ3の縦方向および横方向に沿って格子状に配置されている。図5に示すように、絶縁テープ3の下面には開孔9a、9bと同数の配線4が形成されている。各配線4の一端部は、対応する開孔9aの内側に延在し、他端部は対応する開孔9bの内側に延在している。

25 図1、図2に示すように、配線4の一端部は、エラストマー2に開孔したスルーホール10を通じてAuバンプ8と電気的に接続されている。スルーホール10の内部には、配線4とAuバンプ8との接続部を保護するための封止材11が充填されている。この封止材11は、例えばエポキシ樹脂からなる。また、各配線4の他端部には、球状の半田バンプ5が電気的に接続されている。半田バンプ

5 は、例えばPb-Sn 共晶合金、高融点半田、Au メッキ付きNi 合金などからなり、その直径は $0.25\sim0.7$ mm 程度である。

上記CSPをプリント配線基板にフリップチップ実装するには、図3に示すように、プリント配線基板40のフットプリント(電極)41上に半田ペーストあるいはフラックスを使って半田バンプ5を仮付けした後、加熱炉内で半田バンプ5をリフローすればよい。

上記した本実施の形態のCSPは、半導体チップ1と半田バンプ5との間にエラストマー2を介在させているので、半導体チップ1とプリント配線基板40との熱膨張係数差に起因する応力をこのエラストマー2の弾性変形によって緩和、

10 吸収することができる。これにより、半田バンプ5の温度サイクル寿命が長くなるために、CSPとプリント配線基板40との接続信頼性を長期間に亘って確保することができる。この結果、本実施の形態のCSPを実装するプリント配線基板40は、熱膨張係数が半導体チップ1のそれに近くなるように設計した高価な材料でなくともよく、半導体チップ1よりも大きい熱膨張係数を有する安価な材15 料(例えばガラスエポキシ樹脂など)で構成することが可能となる。

また、本実施の形態のCSPは、半導体チップ1の主面上にエラストマー2を 形成し、さらにこのエラストマー2の上部に絶縁テープ3を接合しているので、 エラストマー2および絶縁テープ3が半導体チップ1の主面を保護する保護層と して機能する。従って、半導体チップ1の主面に別途ポリイミド樹脂やエポキシ 樹脂などの保護層を形成しなくともよく、このままの状態でプリント配線基板4 0に実装することができる。

次に、上記のように構成されたCSPの製造方法を図6〜図18を用いて工程順に説明する。図6は、半導体ウエハの全体平面図、図7〜図18は、図6のA-A、線に沿った断面図である。

25 まず、図 6 および図 7 に示すような単結晶シリコンからなる半導体ウエハ 5 0 A を用意する。この半導体ウエハ 5 0 A の主面の各チップ領域 1 A には、あらかじめ酸化、イオン打ち込み、拡散、絶縁膜堆積、導電膜堆積、フォトリソグラフィ加工などを組み合わせた周知のウエハプロセスによって、図示しないLSIを形成しておく。また、各チップ領域 1 A の周縁部のパッシベーション膜 6 を開孔

20

-3

Ç.

して最上層配線の一部を露出させることにより、ボンディングパッド7を形成しておく。最上層配線は、例えばA1合金膜からなる。

次に、図8に示すように、各チップ領域1Aのボンディングパッド7上にAuバンプ8を接続する。Auバンプ8の接続は、例えばAuワイヤの先端をボール状に加工するボールボンディング法を用いて行う。

27

次に、図9に示すように、半導体ウエハ50Aの主面上に低弾性の感光性レジスト(またはフィルム)をスピン塗布(または接着剤でラミネート)してエラストマー2を形成する。次に、図10に示すように、フォトマスク20を用いてエラストマー2の所定領域を選択的に露光し、次いで現像を行うことにより、図11に示すように、ボンディングパッド7の真上のエラストマー2にスルーホール10を形成し、Auバンプ8を露出させる。なお、このスルーホール10は、エラストマー2に微細なスポット径のレーザビームを照射する方法を用いて形成することもできる。

次に、図12に示すように、エラストマー2の上面に接着剤などを使って絶縁 7-プ3を貼り付ける。このとき、エラストマー2のスルーホール10の上部に 絶縁テープ3の開孔9aと配線4の一端部とが正確に配置されるように位置決め する。また、エラストマー2と絶縁テープ3との密着を確実にするために、絶縁 テープ3をエラストマー2の上面に押し当てて配線4をエラストマー2に埋め込 み、配線4の上面とエラストマー2の上面とをほぼ同一の高さにする。

20 次に、図13に示すように、500℃程度に加熱したボンディングツール21 を絶縁テープ3の開孔9aを通じて配線4の一端部に圧着することによって、配線4とAuバンプ8とを電気的に接続した後、図14に示すように、絶縁テープ3の開孔9aを通じてエラストマー2のスルーホール10の内部に封止材11を注入し、次いでこの封止材11を熱硬化させる。

25 次に、図15に示すように、絶縁テープ3の開孔9bの内部に露出している配線4の他端部に半田バンプ5を接続する。半田バンプ5と配線の接続を行うには、あらかじめ球状に成形しておいた半田バンプ5を半田ペーストやフラックスなどを用いて配線4の表面に仮付けした後、加熱炉内で半田バンプ5をリフローする。次に、この状態でチップ領域1Aのテスティング(電気特性検査およびバーン

イン)を行う。このテスティングを行うには、例えば図16に示すような薄いフィルム状の検査ジグ17を用意する。この検査ジグ17は、半導体ウエハ50Aとほぼ同じサイズで構成されており、その一面には多数のプローブ18が形成されている。そして、図17に示すように、この検査ジグ17のプローブ18を各チップ領域1Aの半田バンプ5に当ててテスティングを行うことにより、良品のチップ領域1Aと不良のチップ領域1Aとを選別する。

次に、図18に示すように、半導体ウエハ50Aの裏面にダイシングテープ22を接着した後、各チップ領域1Aの境界部(スクライブライン)をダイシングして半導体チップ1に分割することにより、前記図1および図2に示したCSPが完成する。図19は、上記したCSPの製造工程の全体フローである。

このように、本実施の形態のCSPの製造方法は、チップ領域1Aのボンディングパッド7上にAuバンプ8を接続した後、絶縁テープ3の配線4に接続された半田バンプ5にプローブ18を当ててテスティングを行うまでの全工程をウェハプロセス(いわゆる前工程)で行い、その後、半導体ウエハ50Aをダイシングしてチップ領域1AからCSP構造の半導体チップ1を得る。すなわち、これらの半導体チップ1は、半導体ウエハ50Aをダイシングした時点でその主面がエラストマー2および絶縁テープ3によって被覆されており、かつ良品と不良品とに選別されているので、そのままCSPとしてプリント配線基板40に実装することができ、従来、半導体ウエハ50Aのダイシング後に行っていた半導体チップ1のパッケージング工程(いわゆる後工程)がほぼ不要となる。

なお、前記図1、図2に示すCSPは、エラストマー2の上面に接着した絶縁 テープ3の下面側に配線4を配置したが、例えば図20に示すように、絶縁テー プ3の上面側に配線4を配置してもよい。このようにすると、エラストマー2と 絶縁テープ3との接触面積が大きくなって両者の密着性が向上するために、配線 4をエラストマー2に埋め込む作業が不要となる。この場合は、半田バンプ5が 接続される領域(端子部)を除いた配線4の表面をソルダーレジスト16で被覆 する。

また、CSPの他の態様として、例えば図21に示すように、チップー基板間 に生じる応力を緩和できる程度の弾性率を備えた絶縁テープ3を半導体チップ1

rec.

大年出

• ...

N.

5

10

15

20

の主面上に直接貼り付けてもよい。この場合は、エラストマー2が不要となるので、CSPの部品点数の低減および製造工程の低減を図ることができる。また、エラストマー2を使用しない分、半導体チップ1の主面の平坦度が向上するので、配線4に接続する半田バンプ5の高さのばらつきが低減され、CSPとプリント配線基板40との接続信頼性がさらに向上する。

また、配線4を形成した絶縁テープ3を使用する手段に代えて、例えば図22 に示すように、エラストマー2の表面に配線4を直接形成してもよい。この配線 4を形成するには、例えば前記の方法で半導体チップ1の主面上にエラストマー 2を形成した後、その表面に無電解メッキや蒸着などの方法で金属膜を堆積し、

10 次いでフォトリソグラフィ技術を使ってこの金属膜をパターニングする。この場合も前記の態様と同様、CSPの部品点数の低減および製造工程の低減を図ることができ、かつチップ表面の平坦度も向上する。

CSPのさらに他の態様として、例えば図23に示すように、ボンディングパッド7上に接続するAuバンプ8を多段構造にしてもよい。このようにすると、

15 Auバンプ8の高さ方向の径が実効的に大きくなるので、Auバンプ8自体にも ある程度の応力吸収能力を持たせることができる。

CSPのさらに他の態様として、例えば図24 (斜視図) および図25 (断面図) に示すように、エラストマー2 (または絶縁テープ3もしくはその両方) の表面に波状の凹凸を設けて配線4に伸縮性を持たせてもよい。このようにすると、

20 半田バンプ5に加わる応力の一部が配線4の伸縮によって緩和、吸収されるので、 CSPとプリント配線基板40との接続信頼性がさらに向上する。

実施の形態2

Ý

1:00

3

図26は、本実施の形態のCSPを示す斜視図、図27は、このCSPの断面 図である。

25 本実施の形態のCSPは、半導体チップ1の主面をエラストマー2で被覆し、このエラストマー2の上面に配線12を形成している。エラストマー2は、前記 実施の形態1で用いたものと同様の低弾性感光性レジスト(またはフィルム)からなり、その上面に形成された配線12の一端部は、エラストマー2に形成されたスルーホール13を通じて半導体チップ1のボンディングパッド7と電気的に

接続されている。また、配線12の他端部には、前記実施の形態1と同様の半田 バンプ5が接続されている。なお、ボンディングパッド7は、半導体チップ1の 主面の周縁部ではなく、半田バンプ5と同じように半導体チップ1の主面の中央 部に格子状に配置されている。

5 図26に示すように、エラストマー2の上面の配線12は、スルーホール13 から端子部(半田バンプ5が接続される領域)までの経路が直線ではなく、円弧状のパターンになっている。また、図27に示すように、配線12の表面は、端子部を除いてソルダーレジスト16で被覆されている。さらに、半導体チップ1の側面は、エポキシ樹脂などからなる封止材14が被覆され、外部からこの側面を通じてチップ内部に水分などの異物が浸入し難い構造になっている。

エラストマー2の上面の配線12を円弧状のパターンにした本実施の形態のCSPによれば、チップー基板間に生じる応力がエラストマー2の弾性変形のみならず、配線12の伸縮によっても吸収、緩和されるので、CSP-基板間の接続信頼性がより一層向上する。また、配線12に応力吸収能力を持たせたことにより、エラストマー2を薄く(すなわち、エラストマー2の応力吸収能力を小さく)してもCSP-基板間の接続信頼性が確保されるので、薄型のCSPを実現することができる。

上記した本実施の形態のCSPは、半導体チップ1のボンディングパッド7上にAuバンプ8をボンディングしないので、製造工程の途中でボンディングパッド7に強い衝撃が加わることがない。従って、素子形成領域を含む半導体チップ1の主面の任意の領域にボンディングパッド7を配置することができる。また、半導体チップ1の主面上にエラストマー2を形成する際にAuバンプ8の高さを考慮しなくともよいので、エラストマー2を薄くすることが容易になる。

なお、配線12のパターンは、図28(a)に示すような円弧状パターンの他、 図2 (c)に示すようなL字状パターン、同図(c)に示すようなL字状パターンなど、任意の湾曲パターンとすることができる。また、同図(d)に示すように、配線12の湾曲部を複数本の微細な配線パターンで構成することにより、湾曲部の伸縮性がさらに向上すると共に配線抵抗が小さくなり、しかも1本の配線が断線した場合でも、他の配線で導通を確保することが可能となる。また

ć

7

19

15

その際、隣り合った微細配線同士を所々で結線してメッシュ状のパターンにした場合には、微細配線が一箇所で断線した場合でも、配線抵抗の増大を最小限に抑えることができる。

次に、本実施の形態のCSPの製造方法を図29〜図38を用いて工程順に説明する。図29は、半導体ウエハの全体平面図、図30および図31は、この半 導体ウエハのチップ領域約1個分を示す断面図である。

- 1

紫

19 13 10

15

20

25

まず、図29に示すような単結晶シリコンからなる半導体ウエハ50Bを用意する。この半導体ウエハ50Bの主面の各チップ領域1Bには、図示しないLS Iが形成されている。また、各チップ領域1Bの中央部には、例えばAl合金膜からなる複数のボンディングパッド7が格子状に形成されている。

次に、図30に示すように、半導体ウエハ50Bの主面上に低弾性の感光性レジスト(またはフィルム)をスピン塗布(または接着剤でラミネート)してエラストマー2を形成した後、図31に示すように、半導体ウエハ50Bの裏面側からチップ領域1Bの境界部(スクライブライン)をエッチングしてエラストマー2に達するスリット15を形成し、次いで、このスリット15の内部に裏面側から封止材14を充填することにより、互いに隣接するチップ領域1B同士を電気的に絶縁する。この封止材14は、後の工程でチップ領域1Bをダイシングして半導体チップ1に分割した後には、半導体チップ1の側面の保護層となる。

次に、図32に示すように、フォトマスク25を用いてエラストマー2の所定 領域を選択的に露光し、次いで現像を行うことにより、図33に示すように、エ ラストマー2にスルーホール13を形成してボンディングパッド7を露出させる。 このとき、スクライブライン近傍のエラストマー2も同時に取り除いておくこと により、最終工程でのダイシングが容易になる。

次に、図34に示すように、スルーホール13の内部を含むエラストマー2の表面にAuあるいはCuなどのメッキ層12Aを蒸着した後、フォトレジスト膜をマスクにしたエッチングでこのメッキ層12Aをパターニングすることにより、図35に示すように、一端部がボンディングパッド7に接続され、他端部がスルーホール13を通じてエラストマー2の上面に延在する配線12を形成する。このとき、エラストマー2の上面の配線12を、前記図26あるいは図28に示す

ような湾曲したパターンで形成する。

次に、図36に示すように、スルーホール13の内部を含むエラストマー2の表面にソルダーレジスト16をコーティングし、半田バンプ5が接続される端子部を除いた配線12の表面をソルダーレジスト16で被覆する。また、スルーホール13の内部に埋め込まれたソルダーレジスト16は、ボンディングパッド7と配線12の接続部を保護する封止材として機能する。

次に、図37に示すように、配線12の端子部に半田バンプ5を接続する。半田バンプ5の接続は、前記実施の形態1と同様、あらかじめ球状に成形した半田バンプ5を半田ペーストやフラックスなどを用いて配線12上に仮付けした後、

10 加熱炉内でリフローすればよい。

15

J.

野

次に、この状態でテスティング(電気特性検査およびバーンイン)を行って良品のチップ領域1Bと不良のチップ領域1Bとを選別した後、図38に示すように、半導体ウエハ50Bの裏面にダイシングテープ22を接着し、各チップ領域1Bの境界部(スクライブライン)をダイシングして複数の半導体チップ1に分割することにより、本実施の形態のCSPが完成する。

なお、前記図26および図27に示すCSPは、ボンディングパッド7の真上にスルーホール13を配置しているが、例えば図39に示すように、ボンディングパッド7から離れた領域にスルーホール13を配置し、表面保護膜(パッシベーション膜)6上に形成した配線19をボンディングパッド7からスルーホール2013まで引き回してもよい。また、表面保護膜6上に配線19を形成する手段に代えて、例えば図40に示すように、ボンディングパッド7から離れた領域のエラストマー2と表面保護膜6とにスルーホール13を形成し、ボンディングパッド7と同層の導電膜(例えばA1合金膜)で形成した配線23をこのスルーホール13まで引き回してもよい。なお、これらの態様では、前記実施の形態1で使用したような、ボンディングパッド7を周縁部に配置した半導体チップ1を使用することもできる。

また、CSPの他の態様として、例えば図41 (平面図) および図42 (断面図) に示すように、半田バンプ5を接続する端子部の近傍のエラストマー2にスリット27を設けてもよい。このようにすると、スリット27が伸縮することに

よって端子部近傍のエラストマー2が弾性変形し易くなるので、半田バンプ5に加わる応力をさらに低減することができる。このとき、図示のように、各端子部を挟むようにして一対のスリット27を形成し、その一方をチップ中心側に、他方をその反対側に配置する。また、各スリット27の長手方向を、端子部と半導体チップ1の中心部とを結ぶ方向と直交する方向に配向する。このようにすると、端子部とチップ中心部とを結ぶ方向に沿った半導体チップ1の膨張、収縮に起因する応力成分を有効に緩和することができる。

113

10

15

48

また、例えば図43に示すような、エラストマー2の上面に絶縁テープ30を ラミネートするCSPの場合は、絶縁テープ30に形成した配線33を前記図2 8に示すような湾曲パターンで構成してもよい。

図43に示すCSPは、例えば次のような方法で製造する。まず、図44に示すように、半導体ウエハ50Bのボンディングパッド7上にAuバンプ8を接続した後、半導体ウエハ50Bの主面上にエラストマー2をスピン塗布(または接着剤でラミネート)する。またこれとは別に、図45に示すような絶縁テープ30を用意する。この絶縁テープ30の一面(上面)に形成された配線33の一端部は、絶縁テープ30に開孔したスルーホール31に接続されている。また、このスルーホール31の内部には、その一部が絶縁テープ30の下面側に突出したメッキ層32が形成されている。配線33の表面は、後の工程で半田バンプ5が接続される領域(端子部)を除き、ソルダーレジスト16で被覆されている。

20 次に、図46に示すように、上記絶縁テープ30を接着剤などを使ってエラストマー2の上面にラミネートし、ボンディングパッド7上のAuバンプ8とスルーホール31内のメッキ層32とを電気的に接続した後、図47に示すように、 絶縁テープ30の上面に形成された配線33の一端部(端子部)に半田バンプ5を接続する。

25 次に、この状態でテスティング(電気特性検査およびバーンイン)を行った後、 図48に示すように、半導体ウエハ50Bの裏面にダイシングテープ22を接着 し、次いで各チップ領域1Bの境界部(スクライブライン)をダイシングして複 数の半導体チップ1に分割することにより、図43に示すCSPが得られる。

また、CSPの他の態様として、例えば図49(a)に示すように、チップ領

域1Bの境界部のエラストマー2にスリット34を形成し、その内部にエラストマー2よりも硬質の樹脂などからなる封止材35を充填してもよい。同図(b)に示すように、この封止材35は、チップ領域1Bの境界部をダイシングした後には半導体チップ1の側面の保護層として機能するが、エラストマー2よりも硬質であるために、ダイシング時にエラストマー2が過度に変形するのを防止する機能もある。

CSPのさらに他の態様として、例えば図50(a)に示すように、上記スリット34をその底部が半導体ウエハ50Bの内部に達するように深く形成してもよい。このようにすると、封止材35による半導体チップ1の側面保護機能をさらに強化することができる。その際、例えば半導体ウエハ50Bを異方性エッチングしてスリット34の底部の径をウエハ表面近傍よりも大きくすることにより、封止材35が半導体チップ1の側面から剥離し難くなる(同図(b))。

CSPのさらに他の態様として、例えば図51(a)に示すように、チップ領域1Bの境界部の半導体ウエハ50Bにスリット34を形成し、その後、同図(b)に示すように、このスリット34の内部を含む半導体ウエハ50Bの主面上にエラストマー2を塗布してもよい。このようにすると、同図(c)に示すように、エラストマー2を半導体チップ1の側面の保護層として利用することができるので、スリット34の内部に樹脂などの封止材を充填する工程が不要となる。

CSPのさらに他の態様として、例えば図52に示すように、エラストマーの上面や絶縁テープの一面に形成した配線12の少なくとも一部をヒューズ36として利用してもよい。このようにすると、電気特性検査で短絡不良などが見出されたチップ領域に形成されたヒューズ36をバーンインに先だって、またはバーンイン中に切断することによって、不良のチップ領域を排除することができる。

また、配線12をヒューズ36として利用する上記の手段に代えて、例えば図551に示すように、電気特性検査で短絡不良などが見出されたチップ領域1Bの半田バンプ5を削り取ったり、図54に示すように、不良が見出されたチップ領域1Bのバンプ電極5の表面を樹脂などの絶縁層37で被覆したりして、テスターやバーンイン装置の導通ピンが半田バンプ5に接触しないようにすることによっても、不良のチップ領域1Bを排除することができる。

Ä

*

×

10

15

図55は、エラストマー2の上部に形成された配線12を、この配線12に接続される半田バンプ5と半導体チップ1の中心とを結ぶ方向に対して直交するように配向し、かつ半導体チップ1の周縁部に配置される配線12を半導体チップ1の中央部に配置される配線12よりも長く形成した態様である。このようにすると、半田バンプ5と配線12との相対的な位置ずれに起因して半田バンプ5に加わる応力が均一となり、半田バンプ5の接続青額性が向上する。

この場合、配線12は必ずしも直線状のパターンでなくともよく、例えば図56に示すように、チップ中心方向に対して直交する方向の配線成分の累積長がチップ中心からの距離に比例して長くなっていればよい。

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば図57に示すように、半導体チップ1の主面に接合したエラストマー2に形成する配線12を多層構造にしてもよい。またその際、電源用の配線12と信号用の配線12をエラストマー2の別層に配置することによってノイズの低減を図るようにしてもよい。さらに、エラストマー2の上面に絶縁テープ3を接合する場合は、図58に示すように、両面に配線33を形成した絶縁テープ3を用いてもよい。

20

25

3

1,

10

15

産業上の利用可能性

本発明によれば、半導体チップと基板との熱膨張係数差に起因してバンプ電極に加わる応力をエラストマーの弾性変形あるいは配線の伸縮によって緩和、吸収するようにしたCSPを安価に製造することができるので、小型で軽量な電子機器、例えば携帯電話、PDA、HPCなどの携帯情報端末機に用いて好適なCSPを提供することができる。

\$

4.77

夢

15

20

5

請求の範囲

- 1. 半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続されていることを特徴とする半導体装置。
- 2. 請求項1記載の半導体ウエハのチップ領域を分割して得られた半導体チップ からなるチップサイズパッケージ型の半導体装置。
- 10 3. 請求項2記載の半導体装置であって、前記半導体チップの側面に保護層が形成されていることを特徴とする半導体装置。
 - 4. 請求項1記載の半導体装置であって、前記配線は、前記エラストマー層の上部に接合された絶縁テープの一面に形成され、前記配線と前記ボンディングパッドは、前記ボンディングパッド上に接合されたAuバンプを介して電気的に接続されていることを特徴とする半導体装置。
 - 5. 請求項4記載の半導体装置であって、前記ボンディングパッド上には、複数段のAuバンプが接合されていることを特徴とする半導体装置。
 - 6. 請求項4記載の半導体装置であって、前記Auバンプは、前記エラストマー層のスルーホールに充填された樹脂によって封止されていることを特徴とする半導体装置。
 - 7. 請求項1記載の半導体装置であって、前記エラストマー層は、前記半導体ウエハの主面上に塗布された感光性レジスト、または前記半導体ウエハの主面上に接着された感光性フィルムからなることを特徴とする半導体装置。
- 8. 請求項1記載の半導体装置であって、前記エラストマー層の弾性率は1~5 25 000MPaであることを特徴とする半導体装置。
 - 9. 請求項1記載の半導体装置であって、前記エラストマー層の弾性率は1~1 000MPaであることを特徴とする半導体装置。
 - 10. 請求項1記載の半導体装置であって、前記エラストマー層の弾性率は1~ 500MPa程度であることを特徴とする半導体装置。

11. 請求項1記載の半導体装置であって、前記エラストマー層の膜厚は0.005 \sim 0.15mであることを特徴とする半導体装置。

- 12. 請求項1記載の半導体装置であって、前記エラストマー層の膜厚は0.01
- ~0.1mm であることを特徴とする半導体装置。

١'n

1

Ä

Ġ.

- 5 13. 請求項1記載の半導体装置であって、前記エラストマー層の膜厚は0.02 ~0.1mmであることを特徴とする半導体装置。
 - 14. 請求項1記載の半導体装置であって、前記バンプ電極の間隔は、前記ボンディングパッドの間隔よりも広いことを特徴とする半導体装置。
- 15. 請求項1記載の半導体装置であって、前記エラストマー層の表面に凹凸が 10 設けられていることを特徴とする半導体装置。
 - 16. 請求項1記載の半導体装置であって、前記バンプ電極の近傍の前記エラストマー層にスリットが設けられていることを特徴とする半導体装置。
 - 17. 請求項1記載の半導体装置であって、前記エラストマー層の上部に配置された配線は、少なくともその一部が湾曲したパターンで構成されていることを特徴とする半導体装置。
 - 18. 請求項1記載の半導体装置であって、前記エラストマー層の上部に配置された配線は、少なくともその一部が複数本の配線で構成されていることを特徴とする半導体装置。
- 19. 請求項1記載の半導体装置であって、前記エラストマー層の上部に配置された配線は、前記配線に接続されるバンプ電極と前記チップ領域の中心とを結ぶ方向に対して直交するように配向され、かつ前記チップ領域の周縁部に配置された配線は、前記チップ領域の中央部に配置された配線よりも長いことを特徴とする半導体装置。
 - 20.以下の工程を含むことを特徴とする半導体装置の製造方法;
- 25 (a) 半導体ウエハの主面の複数のチップ領域に形成した複数の半導体素子およびボンディングパッドの上部にエラストマー層を形成する工程、
 - (b) 前記エラストマー層を開孔して前記ボンディングパッドまたは前記ボンディングパッドと電気的に接続された電極配線の上部にスルーホールを形成する工程、

(c) 一端部が前記スルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置される配線を形成する工程、

- (d) 前記エラストマー層の上部に配置された配線の他端部にバンプ電極を接続する工程。
- 5 21.以下の工程を含むことを特徴とする半導体装置の製造方法:
 - (a) 半導体ウエハの主面の複数のチップ領域に形成した複数の半導体素子およびボンディングパッドの上部にエラストマー層を形成する工程、
 - (b) 前記エラストマー層を開孔して前記ボンディングパッドまたは前記ボンディングパッドと電気的に接続された電極配線の上部にスルーホールを形成する工程、
 - (c) 一面に配線を形成した絶縁テープを前記エラストマー層の上部に接合し、 前記スルーホールを通じて前記配線の一端部と前記ボンディングパッドを電気的 に接続する工程、
- (d) 前記エラストマー層の上部に配置された前記配線の他端部にバンプ電極を 15 接続する工程。
 - 22. 請求項20または21記載の半導体ウエハのチップ領域をダイシングして 半導体チップに分割する工程を含むことを特徴とする半導体装置の製造方法。
 - 23. 請求項22記載の半導体装置の製造方法であって、前記チップ領域をダイシングして半導体チップに分割する工程に先立ってテスティングを行うことによ
- 20 り、前記複数のチップ領域を良品と不良品とに選別する工程を含むことを特徴とする半導体装置の製造方法。
 - 24. 請求項22記載の半導体装置の製造方法であって、前記エラストマー層の上部に配置された配線の少なくとも一部でヒューズを形成し、前記テスティングにより不良とされたチップ領域のヒューズを切断する工程を含むことを特徴とする半導体装置の製造方法。
 - 25. 請求項20または21記載の半導体装置の製造方法であって、前記チップ 領域の境界部の半導体ウエハの主面または裏面にスリットを形成し、前記スリットの内部に保護層を形成する工程を含むことを特徴とする半導体装置の製造方法。 26. 以下の工程を含むことを特徴とする半導体装置の製造方法:

87

25

(a) スクライブラインによって区画された複数のチップ領域のそれぞれの主面 に複数の半導体素子と複数のボンディングパッドを形成する工程、

(b) 前記複数のチップ領域の主面上にエラストマー層を形成する工程、

. .

tr,

19

×


- (c) 前記複数のチップ領域のそれぞれにおいて、前記複数のボンディングパッドに対応する位置の前記エラストマー層にスルーホールを形成する工程、
 - (d) 前記複数のチップ領域のそれぞれにおいて、その一端部が前記エラストマー層上に形成され、かつその他端部が前記スルーホールを介して対応する前記ボンディングパッドに接続される導体層を形成する工程、
- (e) 前記複数のチップ領域のそれぞれにおいて、前記導体層の一端部に接続さ 10 れるバンプ電極を形成する工程、
 - (f) 前記半導体ウエハを前記スクライブラインに沿って切断することにより、 その主面に前記エラストマー層、前記導体層および前記バンプ電極を有する複数 の半導体チップを形成する工程。
- 27. 請求項26記載の半導体装置の製造方法であって、前記エラストマー層は 感光性フィルムにより構成され、前記スルーホールはフォトリソグラフィ技術と エッチング技術とによって形成されることを特徴とする半導体装置の製造方法。 28. 請求項26記載の半導体装置の製造方法であって、前記導体層を形成する 工程(d)は、前記ボンディングパッド上にAuバンプ電極を形成する工程と、 前記Auバンプ電極上に配線層を形成する工程とを含むことを特徴とする半導体 20 装置の製造方法。
 - 29.請求項26記載の半導体装置の製造方法であって、前記導体層を形成する工程(d)は、前記スルーホール内を含む前記エラストマー層上の全面に金属層を形成する工程と、前記金属層をパターニングして配線層を形成する工程とを含むことを特徴とする半導体装置の製造方法。

\$

CHANGE.


53

Æ,




Z 2

3




Z 3



u

*




の経過機


5.7

12

18.00 P



4/4]




504 504 ∞ \boxtimes

6/41

INCOCCIO: JAIO GODZEGGA I I S

 \boxtimes

3%




7/41


 $\psi_{\mathcal{P}}$

H


の変に








.







Į.






図 17







18


1

1

ř









نړې


WO 99/23696 PCT/JP97/03969



Ÿ

'n






15/41


7.

図 25



一つの大学

Z 26




Œ.

WO 99/23696 PCT/JP97/03969

图 27

4


As





**


1.2

Z 28









*

NAME OF THE OWNER, THE


7

Æ

,

33

29




· 建二次

 \mathcal{D}_{j}^{2}

1

4


 $\forall \xi$




**

18 ES

P.



WO 99/23696 PCT/JP97/03969




*

en Ma

鹞


1. 通行的所



N. Carlot


 $\epsilon_{\rm j}$

¥



∑33


Ş



X 40

Ç

-R



Z 41


SEASON S

11.5

1

36 16.2 16.3

WICHOUGH SMICH COMPENSATION




X

A

No com

変数し

3,5





.

7


3


N. West





2 45






31/41

A44.5


- - -

 κ^2

2 47



2 48



Š

WO 99/23696 PCT/JP97/03969

2 49


(a)

The state of


ĠŞ.

v.

i.



(b)



Ø 50


(a)

THE WASHINGTON


100

10

€,



(b)





S.


ではない

14

Ø 51








一次的


43

Z 52




A)


1



Z 55



WO 99/23696 PCT/JP97/03969



فيي


78

1

図 5

7.05°


1



3

21

Z 58



INTERNATIONAL SEARCH REPORT

¥

1

Y CS

7

International application No.

PCT/JP97/03969

			PCT/J	P9//03969		
A. CLA	SSIFICATION OF SUBJECT MATTER					
Int	. Cl ⁶ H01L21/60, H01L23/12					
According t	to International Patent Classification (IPC) or to both	national classification	and IPC			
	DS SEARCHED					
Minimum d	ocumentation searched (classification system followed by	classification symbols)			
Int	. Cl ⁶ H01L21/60, H01L23/12					
Documental Jit Kok	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926 - 1996 Jitsuyo Shinan Toroku Kokai Jitsuyo Shinan Koho 1971 - 1995 Koho 1996 - 1997 Toroku Jitsuyo Shinan Koho 1994 - 1997					
Electronic d	ata base consulted during the international search (name of	of data base and, where	practicable, search t	erms used)		
1						
c. poct	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	ppropriate, of the rele	vant passages	Relevant to claim No.		
Y	JP, 8-330355, A (Shinko Ele	ectric Indu	stries	1 - 5 6 - 13		
A	Co., Ltd.), December 13, 1996 (13. 12.	96) -		14		
Y A	0-1 0 lines 34 to 44: 0	rolumn 9. li	ine 19 to	15 - 29		
	column 10, line 6; Figs. 9,	, 10 & EP,	734065, A2			
Y	JP, 8-78574, A (Shinko Elec	tric Indus	tries Co.,	1 - 5		
Ā	T.t.d.).			6 - 13 14		
Y A	March 22, 1996 (22. 03. 96) Column 5, line 7 to column	6, line 38	; Fig. 1	15 - 29		
•	& EP, 701278, A2	•		!		
Y	TD 9-139401. A (Shinko Ele	JP, 9-139401, A (Shinko Electric Industries		1 - 5		
Ā	Co., Ltd.),			6 - 13 14		
Y	May 27, 1997 (27. 05. 97),	8. line 38	•	15 - 29		
A	Figs. 1 to 4 (Family: none)	Column 4, line 6 to column 8, line 38;				
X Further documents are listed in the continuation of Box C. See patent family annex.						
* Special categories of cited documents: "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention						
to be of particular relevance: the claimed invention cannot be "E" earlier document but published on or after the international filing date "K" document of particular relevance; the claimed invention cannot be considered to involve an inventive considered novel or cannot be considered to involve an inventive						
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is						
means	"O" document referring to an oral disclosure, use, exhibition or other means "O" document referring to an oral disclosure, use, exhibition or other combined with one or more other such documents, such combination being obvious to a person skilled in the art					
"P" document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family						
Date of the	actual completion of the international search		the international sea			
January 22, 1998 (22. 01. 98) February 3, 1998 (03. 02. 9			(03. 02. 98)			
Name and mailing address of the ISA/ Authorized officer						
	anose Patent Office					

Telephone No.

Facsimile No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP97/03969

C (Continu	Bation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the releva	Relevant to claim No	
Y A A A	JP, 8-102466, A (NEC Corp.), April 16, 1996 (16. 04. 96), Column 6, line 1 to column 7, line 14; Figs. 1, 2 & EP, 704895, A2		4 22 26 27 - 29
j	JP, 8-250498, A (Sony Corp.), September 27, 1996 (27. 09. 96), Column 4, line 42 to column 6, line 22; column 10, lines 15 to 30; Fig. 1 (Fami	ly: none)	14
	JP, 2-77138, A (Hitachi, Ltd.), March 16, 1990 (16. 03. 90), Page 13, upper right column, lines 10 t Fig. 15 (Family: none)	o 15;	17

1.3

4

, ic

A. 発明の	属する分野の分類(国際特許分類(IPC))		
int.	c ' H O 1 L 2 1 / 6 O, H O 1 L	23/12	
p 獨本丸	行った公野		
B. 調査を 調査を行った	行った分野 最小限資料(国際特許分類(IPC))		
int.	c 1 * H01L21/60, H01L	23/12	
日本国実用日本国公開日本国公開日本国登録	外の資料で調査を行った分野に含まれるもの 計新案公報 1926-1996年 引実用新案公報 1971-1995年 東用新案公報 1994-1997年 計新案登録公報 1996-1997年		
国際調査で使	用した電子データベース(データベースの名称	、調査に使用した用語)	
C. 関連する	ると認められる文献		
引用文献の カテゴリー*		ときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A Y A	JP, 8-330355, A (新光 12月, 1996 (13, 12, 9 行, 第9欄第19行-第10欄第6 734065, A2	允電気工業株式会社),13. 6),第8欄第34行一第44	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$
Y A Y A	JP, 8-78574, A (新光電月、1996 (22.03.96), 行,及び第1図&EP,70127	,第5欄第7行-第6欄第38	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$
マー こ畑の続き	まにも、文献が列挙されている。	── パテントファミリーに関する別	紙を参照。
 区欄の続きにも文献が列挙されている。 * 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」先行文献ではあるが、国際出願日以後に公表されたもの 「L;優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に雪及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 		の日の後に公表された文献	
国際調査を完了	した日 22.01.98	国際調査報告の発送日 03.02.98	
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP)		特許庁審査官(権限のある職員) 野村 亨 日	
	『便番号100 『千代田区霞が関三丁目4番3号	 電話番号	内線 3425

C(続き).	関連すると認められる文献	· · · · · · · · · · · · · · · · · · ·	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
Y A Y A	JP, 9-139401, A (新光電気工業株式会社), 27. 5月. 1997 (27. 05. 97), 第4欄第6行-第8欄第3 8行, 及び図1-4 (ファミリーなし)	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	
Y A A A	JP,8-102466,A(日本電気株式会社),16.4 月.1996(16.04.96),第6欄第1行一第7欄第14 行,及び図1,2&EP,704895,A2	4 22 26 27-29	
Y	JP,8-250498,A(ソニー株式会社),27.9月. 1996(27.09.96),第4欄第42行-第6欄第22 行,第10欄第15行-第30行,及び図1(ファミリーなし)	1 4	
A	JP, 2-77138, A (株式会社日立製作所), 16.3月.1990(16.03.90),第13頁右上欄第10行-第15行,及び第15図(ファミリーなし)	1 7	

様式PCT/ISA/210 (第2ページの続き) (1992年7月)

53